5

15

20

#### PCT/JP2004/009885

## 明 細 書

## 半導体記憶装置、および半導体記憶装置の読み出し方法

## 技 術 分 野

本発明は、例えばダミーメモリセルによるタイミング信号に基づいてメモリセルのデータを読み出す半導体記憶装置、および半導体記憶装置の読み出し方法に関するものである。

# 10 背景技術

ダミーメモリセルを有し、ダミーメモリセルによるタイミング信号に基づいて メモリセルのデータを読み出すSRAM (Static Random Access Memory ) や ROM (Read only memory) 等の半導体メモリが知られている。

図11は一般的なダミーメモリセルが設けられた半導体記憶装置の機能プロック図である。図12A~Gは図11に示した半導体記憶装置のタイミングチャートである。図11,12A~Gを参照しながら、一般的なダミーメモリセルDM Cが設けられた例えばSRAMやROM等の半導体記憶装置の読み出し動作を簡単に説明する。

内部タイミング制御回路18bにより信号S182bがプリデコーダ16に出力される。プリデコーダ16およびワード線ドライバ13bにより、図12Cに示すように所定のワード線WLが活性化されると、図12Eに示すようにメモリセルMCに接続されたビット線BL,xBL(xBLはBLの反転を示す)、および図12Dに示すようにダミーメモリセルDMCに接続されたダミービット線DBL,xDBLがディスチャージされる。

25 比較部14は、図12Dに示すようにダミービット線DBL, xDBLの電位を比較し、例えば電位差が予め設定された閾値Vthcomp 以下の場合にタイミン

グ信号として信号S14をタイミング線TLを介して内部タイミング制御回路18bに出力する。

このタイミング線TLは、例えば図11に示すように各構成要素が配置されている場合、比較部14からセンスアンプ19等を介して内部タイミング制御回路 18bまで、メモリセル11の一行の一辺長よりも長く形成されている。

5

15

内部タイミング制御回路18bは、図12Fに示すようにタイミング線TLを介して入力された信号S14に基づいてパルス信号S181bを出力し、図12Gに示すようにセンスアンプ19にビット線BL, xBLを介して所定のメモリセルMCのデータの読み出しを行わせた後、信号S182bを出力して図12Cに示すようにプリデコーダ16およびワード線ドライバ13bにワード線WLを不活性化させ、信号S183bを出力して図12D, Eに示すようにプリチャージ回路15bに所定のビット線BL, xBLおよびダミービット線DBL, xDBLを所定の電位にプリチャージさせる。

しかし、上述した読み出し方法では、内部タイミング制御回路18bがタイミング信号S14をタイミング線TLを介して受信した後に、ダミーメモリセルDMCに接続されたダミービット線DBL、xDBLをプリチャージするのでプリチャージの開始時間が遅く、そのためサイクル時間が長いという問題点があった

また、メモリセルMCのワード線WLを不活性化するのが遅いために、メモリ セルMCのビット線BL, xBLが毎サイクルにおいて電源電圧Vccから基準 電位GNDまでプリチャージおよびディスチャージを繰り返すために、余分な電力を消費してしまうという問題点があった。

ところで、例えば特表2001-521262号公報には、メモリのサイクル 時間を短縮するために、ワード線ドライバに近接した位置において終端を有する 25 ように折り返されたワード線に、コアセルのRC遅延を近似するためのダミーメ モリセルが接続されたメモリ回路が開示されている。

また、例えば特表2001-521262号公報には、メモリセルに隣接して 、重複列およびパディング列が形成されたメモリシステムが開示されている。

例えば特表2001-521262号公報に示すメモリ回路では、ダミーメモリセルが、ワード線ドライバに近接した位置において終端を有するように折り返されたワード線に接続され、ダミーメモリセルに接続されたワード線に伴うRC遅延時間により標準の遅延時間を設定しており、その標準の遅延時間に基づいて読み出し処理を行っているが、ダミーメモリセルに接続されたダミービット線のプリチャージ等を制御しておらず、プリチャージによるサイクル時間の改善は行っていない。

5

10

15

20

25

例えば特開2001-351385号公報に示すメモリシステムでは、重複列 およびパディング列によるタイミング信号(自己計測制御信号とも言う)に基づ いてセンス増幅器のオン状態を制御しているが、その自己計測制御信号は重複列 およびパディング列からプリデコーダに長距離の信号線を介して入力される。こ の信号線が長いため、信号線で生じる配線抵抗が大きくなるとともに、配線と層 間膜との間に生じる浮遊容量も大きいため、これによって生じるCRの時定数が 大きくなる。その結果信号の伝達特性特にパルス波形の立上り立下りが遅くなり 、信号伝送に影響を及ぼすことになる。すなわち、その信号線の距離に起因して 遅延が起こりサイクル時間が長いという問題点がある。

発明の開示

本発明の目的は、ダミーメモリセルによりタイミング信号を生成する半導体記憶装置において、読み出しのサイクル時間を、ダミーメモリセルに接続されたダミービット線のプリチャージ時間に依存することなく短縮できる半導体記憶装置、および半導体記憶装置の読み出し方法を提供することにある。

また、本発明の他の目的は、ビット線のプリチャージおよびディスチャージに

よる消費電力を抑えることができる半導体記憶装置、および半導体記憶装置の読 み出し方法を提供することにある。

本発明の第1の観点は、制御ラインと第1のデータ供給ラインを駆動して特定 される第1データ保持回路と、制御ラインと第2のデータ供給ラインを駆動して 特定され、前記第1データ保持回路の隣接した位置に設けられた第2データ保持 回路と、第2データ保持回路の出力レベルを検出し、この検出結果と閾値との比 較結果に応じてタイミング信号を発生する比較回路と、第1データ保持回路から データを読み出す際、比較器のタイミング信号に応じて第1の制御ラインを駆動 する駆動回路とを含む。

5

10

15

20

本発明の第2の観点は、第1制御ラインと第1のデータ供給ラインを駆動して 特定される第1データ保持回路と、第2制御ラインと第2のデータ供給ラインを 駆動して特定され、第1データ保持回路の隣接した位置に設けられた第2データ 保持回路と、第2データ保持回路の出力レベルを検出し、この検出結果と閾値と の比較結果に応じてタイミング信号を発生する第1比較回路と、第1データ保持 回路からデータを読み出す際、第1比較器のタイミング信号に応じて第1の制御 ラインを駆動する第1駆動回路と、第2制御ラインのレベルを検出し、この検出 結果と閾値との比較し結果に応じて第2のタイミング信号を発生する第2の比較 回路と、第1データ保持回路からデータを読み出す際、第2の比較器のタイミン グ信号に応じて第2の制御ラインを駆動する第2駆動回路とを含む。

本発明の第3の観点は、ワード線および一対の第1のビット線に接続された第 1のメモリセルと、ワード線および一対の第2のビット線に接続された第2のメ モリセルと、少なくとも、前記ワード線を共通のタイミングで活性化させるワー ド線ドライバとを有し、前記第1のメモリセルからデータの読み出しを行う場合 には、前記第2のメモリセルに接続された前記第2のビット線のレベルに応じて 、前記データの読み出しのタイミングを決定する半導体記憶装置であって、前記 25 ワード線ドライバは、前記一対の第2のビット線の電位差が予め設定された値に

なると、少なくとも前記第2のメモリセルに接続された前記ワード線を不活性化 させて前記第2のメモリセルに接続された前記第2のビット線の所定の電位への プリチャージを行う。

本発明の第4の観点によれば、第1のメモリセルからデータの読み出しを行う 場合には、第2のメモリセルに接続された第2のビット線のレベルに応じて、データの読み出しのタイミングを決定する。

ワード線ドライバでは、一対の第2のビット線の電位差が予め設定された値に なると、少なくとも第2のメモリセルに接続された前記ワード線を不活性化させ て第2のメモリセルに接続された第2のビット線の所定の電位へのプリチャージ を行う。

10

15

20

25

さらに、本発明の第5の観点は、ワード線および一対の第1のビット線に接続 されている第1のメモリセルと、前記第1のビット線に接続されているセンスア ンプと、前記第1のビット線を所定の電位へのプリチャージを行う第1のプリチ ャージ回路と、前記ワード線および一対の第2のビット線に接続されている第2 のメモリセルと、前記一対の第2のビット線の電位を比較し、電位差が予め設定 された値になるとタイミング信号を生成する第1の比較部と、前記ワード線およ び前記一対の第2のビット線に接続され、少なくとも前記ワード線の電位に基づ いて前記第2のビット線の所定の電位へのプリチャージを行うワード線ドライバ と、前記第1のビット線および前記第2のビット線がプリチャージした状態で前 記ワード線ドライバに前記ワード線を活性化させて前記第1のビット線および前 記第2のビット線をディスチャージさせ、前記一対の第2のビット線の電位差が 前記予め設定された値になると前記第1の比較部から出力されるタイミング信号 に基づいて前記センスアンプに前記第1のビット線の電位差を検出させた後、前 記第1のプリチャージ回路に前記第1のビット線を所定の電位へのプリチャージ を行わせる制御回路とを有し、前記ワード線ドライバは、前記一対の第2のビッ ト線の電位を比較し、電位差が予め設定された値になるとタイミング信号を生成

する第2の比較部と、少なくとも前記第2の比較部が生成したタイミング信号に 基づいて前記第2のメモリセルに接続された前記ワード線を不活性化するワード 線制御部と、前記ワード線が不活性化した場合に前記第2のメモリセルに接続さ れた一対の前記第2のビット線の所定の電位へのプリチャージを行う第2のプリ チャージ回路とを含む。

5

10

15

20

25

さらに、本発明の第6の観点は、第1のワード線および一対の第1のビット線 に接続されている第1のメモリセルと、前記第1のビット線に接続されているセ ンスアンプと、前記第1のビット線を所定の電位へのプリチャージを行う第1の プリチャージ回路と、前記第1のワード線に接続され、前記第1のワード線の活 性化および不活性化を行う第1のワード線ドライバと、第2のワード線および一 対の第2のビット線に接続されている第2のメモリセルと、前記一対の第2のビ ット線の電位を比較し、電位差が予め設定された値になるとタイミング信号を生 成する第1の比較部と、前記第2のワード線および前記一対の第2のビット線に 接続され、少なくとも前記第2のワード線の電位に基づいて前記第2のビット線 の所定の電位へのプリチャージを行う第2のワード線ドライバと、前記第1のビ ット線および前記第2のビット線がプリチャージした状態で前記第1および第2 のワード線ドライバに前記第1および第2のワード線を活性化させて前記第1の ビット線および前記第2のビット線をディスチャージさせ、前記一対の第2のビ ット線の電位差が前記予め設定された値になると前記第1の比較部から出力され るタイミング信号に基づいて前記センスアンプに前記第1のビット線の電位差を 検出させた後、前記第1のプリチャージ回路に前記第1のビット線を所定の電位 へのプリチャージを行わせる制御回路とを有し、前記第2のワード線ドライバは 、前記一対の第2のビット線の電位を比較し、電位差が予め設定された値になる とタイミング信号を生成する第2の比較部と、少なくとも前記第2の比較部が生 成したタイミング信号に基づいて前記第2のメモリセルに接続された前記第2の ワード線を不活性化するワード線制御部と、前記第2のワード線が不活性化した

場合に前記第2のメモリセルに接続された一対の前記第2のビット線の所定の電位へのプリチャージを行う第2のプリチャージ回路とを含む。

さらに、本発明の第7の観点は、ワード線および一対の第1のビット線に接続された第1のメモリセルと、ワード線および一対の第2のビット線に接続された 第2のメモリセルと、少なくとも、前記ワード線を共通のタイミングで活性化させるワード線ドライバとを有する半導体記憶装置の読み出し方法であって、前記 第1のメモリセルからデータの読み出しを行う場合には、前記第2のメモリセルに接続された前記第2のビット線のレベルに応じて、前記データの読み出しのタイミングを決定し、前記一対の第2のビット線の電位差が予め設定された値になると、前記ワード線ドライバが、少なくとも前記第2のメモリセルに接続された前記ワード線を不活性化させて前記第2のメモリセルに接続された前記ワード線を不活性化させて前記第2のメモリセルに接続された前記第2のビット線の所定の電位へのプリチャージを行う。

# 図面の簡単な説明

15 図1は、本発明に係る半導体記憶装置の第1実施形態を示すプロック図である。 図2は、図1に示した半導体記憶装置のメモリセルの一具体例を示すセル回路図 である。

図3は、図1に示したダミーメモリセルの一具体例を示すセル回路図である。

図4は、図1に示した半導体記憶装置のワード線ドライバの機能回路図である。

20 図 5 A, B は、図 1 に示した半導体記憶装置のパルス生成部の動作を説明するための波形図である。

図  $6~A\sim G$ は、図 1 に示した半導体記憶装置の動作を説明するためのタイミングチャートである。

図7は、本発明に係る半導体記憶装置の第2実施形態を示すブロック図である。

25 図8は、図7に示した半導体記憶装置のワード線ドライバの機能回路図である。図9は、図7に示した半導体記憶装置のダミーメモリセルの一部を拡大した機能

回路図である。

15

20

図10A~Gは、図7に示した半導体記憶装置の動作を説明するためのタイミングチャートである。

図11は、一般的なダミーメモリセルが設けられた半導体記憶装置の機能ブロッ 5 ク図である。

図12A~Gは、図11に示した一般的な半導体記憶装置のタイミングチャートである。

## 発明を実施するための最良の形態

10 添付図面を参照して本発明の好適実施形態について説明していく。

図1は、本発明に係る半導体記憶装置の第1実施形態を示すブロック図である。 本実施形態に係る半導体記憶装置1は、ダミーメモリセルを有し、メモリセルからデータの読み出しを行う場合には、ダミーメモリセルに接続されたダミービット線のレベル (電位とも言う) に応じてデータの読み出しのタイミングを決定する。

詳細には、ディスチャージ時にダミーメモリセルに接続されたダミービット線の電位差が予め設定された閾値になると出力されるタイミング信号に基づいて、メモリセルからのデータの読み出しタイミングを制御し、かつワード線の活性化時間およびダミーセルが接続されたダミービット線の所定の電位へのプリチャージのタイミング開始時間を制御する。

本実施形態に係る半導体記憶装置1は、例えば図1に示すように、メモリセル 11、ダミーメモリセル12、ワード線ドライバ13、比較部14、プリチャー ジ回路15、プリデコーダ16、パルス生成部17、内部タイミング制御回路1 8、およびセンスアンプ19を有する。

25 本実施形態では例えば各構成要素が同一のIC (integrated circuit) チップ上 に形成されている。

メモリセル11は本発明に係る第1のメモリセルに相当し、ダミーメモリセル 12は本発明に係る第2のメモリセルに相当し、ワード線ドライバ13は本発明 に係るワード線ドライバに相当する。

メモリセル11には、例えばSRAMセルやROMセル等の複数のメモリセル MC11~MCmnがマトリクス形状に形成され、同一列に属すメモリセルMC 1 n, …, MCmnが一対のビット線BLn, xBLnに接続され、これらビット線BLn, xBLnはプリチャージ回路15を介して、センスアンプ19に接続されている。一対のビット線BL, および反転ビット線xBL(xBLはBLの反転ビットを示す)は本発明に係る第1のビット線に相当する。

10 本実施形態では、通常のメモリセル11に加えて各行毎にダミーメモリセル( $DMC1, DMC2, \cdots DMCm$ )が設けられ、その結果1列のダミーメモリセル ( $DMC1 \sim DMCm$ ) 12が構成される。

図2は、図1に示した半導体記憶装置のメモリセルの一具体例を示すセル回路図である。

15 本実施形態では例えば図2に示すようにメモリセル11がSRAMセルの場合 を説明する。

例えば、メモリセルMCは、図 2に示すように、PチャネルMOS(Metal oxide semiconductor )トランジスタQ 1 1 , Q 1 2 、NチャネルMOSトランジスタQ 1 3  $\sim$  Q 1 6 により構成される。

20 ワード線WLは、トランジスタQ15, Q16のゲートに接続されている。 相補的な一対のビット線BL, xBLは、トランジスタQ15, Q16のドレインに接続されている。

25

トランジスタQ11, Q13は電源電圧Vccの供給ラインおよび基準電位GN Dに直列に接続され、トランジスタQ12, Q14は電源電圧Vccの供給ラインおよび基準電位GNDに直列に接続されている。

トランジスタQ11,Q13のゲートはトランジスタQ16のソースに接続され

、トランジスタQ12, 14のゲートはトランジスタQ15のソースに接続されている。

ダミーメモリセル12は、例えば図1に示すように、メモリセル12に隣接して、メモリセル12の1列の数と同じ数のダミーメモリセルDMC1~DMCm が形成されている。

ダミーメモリセル12それぞれには、一対のダミービット線DBL, xDBLが接続されている。ダミービット線DBL, xDBLは比較部14に接続されている。

図3は、図1に示したダミーメモリセルの一具体例を示すセル回路図である。

10 ダミーメモリセル12は、例えば図3に示すように、メモリセルMCとほぼ同じ構成である。相違点は図2に示すビット線BL, xBLがダミービット線DBL, xDBLに変更されている点と、トランジスタQ11のゲートが基準電位に接続され、トランジスタQ12のゲートが電源電圧Vccの供給ラインに接続されている点である。

15 各行のメモリセル11およびダミーメモリセル12は、共通のワード線WL1 . …, WLmに接続され、ワード線ドライバ13により駆動される。

ワード線ドライバ13とダミービット線DBL, xDBLは、例えば図1に示すように、メモリセル11を介してワード線WLに沿って平行に形成されたワードダミービット線WDBL, xWDBLにより接続されている。ダミービット線DBL xDBIは大路田に係る第2のビット線に相当する

20 BL、xDBLは本発明に係る第2のビット線に相当する。

図4は、図1に示した半導体記憶装置のワード線ドライバの機能回路図である

ワード線ドライバ13は、ダミーメモリセル12によるタイミング信号に基づいて、ダミーメモリセル12に接続されたワード線WLの活性化時間を制御し、かつタイミング信号およびダミーメモリセル12に接続されたワード線WLの電位に基づいてダミーメモリセル12のプリチャージ時間を制御する。

詳細には、ワード線ドライバ13は、一対のダミービット線DBL, xDBL の電位差が予め設定された閾値になると、少なくともダミーメモリセル12に接続されたワード線WLを不活性化させてダミーメモリセル12に接続されたダミービット線DBL, xDBLのプリチャージを行う。

5 ワード線ドライバ13は、例えば詳細には図4に示すように、アンドゲート131、インバータ132, 133、プリチャージ回路134、および比較部135を有する。

アンドゲート131は本発明に係るワード線制御部に相当し、プリチャージ回路134は本発明に係るプリチャージ回路に相当し、比較部135は本発明に係るプリチャージ回路に相当し、比較部135は本発明に係る比較部に相当する。

アンドゲート131は、プリデコーダ16が出力した信号S16および比較部 135による比較の結果に基づいて、ダミーメモリセル12に接続されたワード 線WLの活性化および不活性化を制御する。

例えば、アンドゲート131は、比較部135による比較の結果、一対のダミー 15 ビット線DBL, xDBLの電位差が予め設定された閾値Vthcomp 以下になる と、少なくともダミーメモリセル12に接続されたワード線WLを不活性化する

詳細にはアンドゲート131は、プリデコーダ16が出力した信号S16、および比較部135が出力した信号S135に基づいて信号S131を生成し、信号S131をインバータ132に出力する。

20

インバータ132は、アンドゲート131が出力した信号S131を論理反転 し、信号S132としてインバータ133に出力する。

インバータ133は、インバータ132が出力した信号S132を論理反転し、信号S133としてワード線WLに出力する。

25 プリチャージ回路134は、アンドゲート131によるダミーメモリセル12 に接続されたワード線WLの活性化および不活性化に基づいて、ダミーメモリセ

ル12に接続された一対のダミービット線DBL, xDBLの所定の電位へのプリチャージを行う。

例えばプリチャージ回路134は、ワード線WLが不活性化した場合、ダミーメモリセル12に接続された一対のダミービット線DBL, xDBLの所定の電位へのプリチャージを行う。

詳細には、プリチャージ回路134は、インバータ133から出力された信号 S133に基づいて、ダミービット線DBL、xDBLを所定の電位へのプリチャージおよびディスチャージを行う。

プリチャージ回路 1 3 4 は、例えば詳細には図 4 に示すように、P チャネルM 10 O S (Metal oxide semiconductor ) トランジスタ Q 1 ~ Q 3 を有する。

トランジスタ $Q1\sim Q3$ のゲートはワード線WLに接続されている。トランジスタQ1, 2のソースは電源電圧Vccの供給ラインに接続されている。トランジスタQ1のドレインはダミービット線xDBLに接続され、トランジスタQ2のドレインはダミービット線DBLに接続されている。

15 トランジスタQ3のドレインおよびソースは、ダミービット線ビットDBL、xDBLに接続されている。

20

比較部135は、ダミーメモリセル12に接続された一対のダミービット線DBL, xDBLの電位を比較する。詳細には、比較部135はダミービット線DBL, xDBL、つまりワードダミービット線WDBL, xWDBLの電位差に基づいて信号S135を生成し、アンドゲート131に出力する。

比較部135は、例えば詳細には、ダミービット線DBL,xDBLの電位差が予め設定された閾値Vthcomp以下の場合には、ロウレベルの信号S135を出力し、閾値Vthcompよりも大きい場合にはハイレベルの信号S135を出力する。

25 図1に示す比較部14は、タイミング線TLを介して内部タイミング制御回路 18に接続されている。本実施形態ではタイミング線TLは、各構成要素が図1

に示すように形成される場合、比較部14からセンスアンプ19等を介して内部 タイミング制御回路18まで、メモリセル11の一行の一辺長よりも長く形成さ れている。

比較部14は、図4に示す比較部135と同様に、一対のダミービット線DB L, xDBLの電位を比較し、電位差が予め設定された閾値Vthcomp 以下になるとタイミング信号S14を生成し、内部タイミング制御回路18に出力する。プリチャージ回路15には、ビット線BL, xBLそれぞれにプリチャージ回路PC1~PCnが形成され、内部タイミング制御回路18からの信号S183に基づいてビット線BL, xBLの所定の電位へのプリチャージを行う。

10 プリデコーダ16は、入力アドレス信号A[0]~A[m]をデコードし、内部タイミング制御回路18が出力したタイミング信号S182に基づいて所定のタイミングで信号S16をワード線ドライバ13に出力する。

図5A, Bは、図1に示した半導体記憶装置のパルス生成部の動作を説明する ための波形図である。

15 パルス生成部17は、例えば図5Aに示すように、入力端子からハイレベルの期間TH1およびロウレベルの期間TL1の外部クロック信号CK(EXCKとも言う)が入力されると、例えば図5Bに示すように、期間TH1よりも長いハイレベルの期間TH2、および期間TL1よりも短いロウレベルの期間TH2の内部クロック信号CK(INTCKとも言う)を、信号S17としてプリデコータ16および内部タイミング制御回路18等に出力する。

外部クロック信号CKおよび内部クロック信号CKの繰り返し周期Tcは同じであり、デューティー比が異なる。

プリデコーダ16および内部タイミング制御回路18等は、内部クロック信号 CKに基づいて所定の動作を行う。

25 内部タイミング制御回路18は、コントロール信号WEの入力端子、プリチャージ回路15、プリデコーダ16、パルス生成部17、およびセンスアンプ19

に接続されている。

5

15

20

25

(時間 t 1)。

内部タイミング制御回路 18 は、例えば不図示のCPU等から入力端子を介して入力されたコントロール信号WEをデコードし、センスアンプ 19 にビット線 BL, xBL上のデータを増幅させる信号 S181 (センスアンプイネーブル信号: SAE)を出力する。

また、内部タイミング制御回路18は、コントロール信号WEをデコードし、プリデコーダ16およびワード線ドライバ13にアドレス信号A $[0]\sim[m]$ をデコードさせてワード線WLを活性化および不活性化させる信号S182を出力する。

10 また、内部タイミング制御回路 18 は、プリチャージ回路 15 にビット線 B L 、 x B L のプリチャージを行わせる信号 S 18 3 を出力する。

センスアンプ19は、上述したように例えば内部タイミング制御回路18からの信号S181に基づいてビット線BL, xBL上の微小な振幅電圧のデータを増幅し、所定のメモリセル12のデータをデータ信号O[n]として出力端子から出力する。

データ入力時には、データ信号 I [n] がデータ入力端子から入力され、ビット線 B L, x B L に入力される。

図 6 A~Gは、図 1 に示した半導体記憶装置の動作を説明するためのタイミングチャートである。図 1 から図 6 A~6 Gを参照しながら半導体記憶装置 1 の動作を中心に説明する。

まず、ワード線WLがロウレベルで不活性状態であり、ビット線BL、xBL およびダミービット線DBL、xDBLはプリチャージされているとする。

時間 t 0 において、図 6 Aに示すようにクロック信号CKがハイレベルに設定されると、内部タイミング制御回路18は、図 6 Bに示すようにプリチャージ回路15にロウレベルのプリチャージイネーブル信号PRE(S183)を出力する

時間 t 2において、内部タイミング制御回路18が、コントロール信号WEに基づいて信号S182をプリデコーダに出力する。プリデコーダ16およびワード線ドライバ13は、図6Cに示すようにアドレス信号A[m]および信号S182に基づいて所定のワード線WLをハイレベルに設定してワード線WLを活性化させる。

5

10

詳細には、図4に示すように、アンドゲート131では、比較部135からハイレベルの信号S135およびプリデコーダ16から所定のハイレベルの信号S16が入力されると、ハイレベルの信号S131を出力し、インバータ132,133を介して、ワード線WLをハイレベルに設定してワード線WLを活性化する。

ワード線WLが活性化されると、図6Dに示すようにダミーメモリセル12に接続されたダミービット線DBL, xDBLがディスチャージされ、図6Eに示すようにメモリセル11に接続されたビット線BL, xBLがディスチャージされる。

比較部14では、図6Dに示すように時間t3において、ダミービット線DBL, xDBLの電位差が閾値Vthcomp以下であることを検出すると、タイミング信号としてロウレベルの信号S14をタイミング線TLを介して内部タイミング制御回路18に出力する。内部タイミング制御回路18ではその信号S14が入力されると、図6Fに示すようにセンスアンプ19にセンスイネーブル信号SAEとしてハイレベルのパルス信号S181を出力する(時間t4)。

センスアンプ19は、パルス信号S181に基づいて所定のメモリセルMCのデータが出力された所定のビット線BL, xBL上のデータを読み出し、図6Gに示すように信号O[n]として出力する。

一方、時間 t 3において、ワード線ドライバ13の比較部135では、図6D 25 に示すように、ダミービット線DBL, x DBLの電位差が閾値Vthcomp 以下 であることを検出すると、タイミング信号としてロウレベルの信号S135をア

ンドゲート131に出力する。

. 5

15

20

アンドゲート131では、ロウレベルの信号S135が入力されるとロウレベルの信号S131を出力し、インバータ132,133により図6Cに示すように、ワード線WLをロウレベルに設定してワード線WLを不活性化する(時間 t5)。

ワード線ドライバ13のプリチャージ回路134では、時間 t5において、ワード線WLがロウレベルの場合には、トランジスタQ1~3がオン状態になり、図6Dに示すようにダミービット線DBL、xDBLをプリチャージする(時間 t6)。

10 この際、ダミービット線DBL、xDBLでは、ディスチャージされている時間 t 2  $\sim$  t 6 間では、ダミービット線DBLの電位が小さくなり続け、時間 t 6 においてダミービット線DBLの電位が 0 となる前に所定の電位へのプリチャージが行われ電源電圧V c c となる。

このため本実施形態では図6Dに示すように、ダミービット線DBLを電源電 EVccよりも小さい電圧Vsdをプリチャージする。

時間 t 7において、図6Bに示すように内部タイミング制御回路18は、ハイレベルのプリチャージイネーブルPRE信号S183をプリチャージ回路15に出力すると、プリチャージ回路15は時間 t 8においてビット線BL, x BLのプリチャージを行い、時間 t 9でビット線BLの電位が電源電圧Vccに設定される。

この際、時間 t 8 においてビット線 B L, x B L の電位差が 0 となる前に所定の電位へのプリチャージが行われ電源電圧 V c c となる。このため、本実施形態では図 6 E に示すように、ビット線 B L, x B L を電源電圧 V c c よりも小さい電位差 V s をプリチャージし、所定の電位にプリチャージする。

25 サイクル時間Tcyは、読み出し動作が始まる時間t0から終了時間t9である

以上説明したように、本実施形態では、ワード線WLおよび一対のビット線BL, xBLに接続されたメモリセル11と、ワード線WLおよび一対のダミービット線DBL, xDBLに接続されたダミーメモリセル12と、少なくとも、ワード線WLを共通のタイミングで活性化させるワード線ドライバ13とを設け、
5 メモリセル11からデータの読み出しを行う場合には、ダミーメモリ12に接続されたダミービット線DBL, xDBLのレベルに応じて、データの読み出しのタイミングを決定し、ワード線ドライバ13が一対のダミービット線DBL, xDBLの電位差が予め設定された閾値Vthcompになると、少なくともダミーメモリセル12に接続されたワード線WLを不活性化させてダミーメモリセル12に接続されたダミービット線DBL, xDBLの所定の電位へのプリチャージを行うので、ダミービット線DBL, xDBLのプリチャージ開始時間がビット線BL, xBLのプリチャージ開始時間より早くなり、読み出しのサイクル時間Tcyをグミーメモリセル13のグミービット線DBL, xDBLのプリチャージ

詳細には、メモリセル11に接続されたビット線BL, xBLは、内部タイミング制御回路18を介してセンスアンプ19によりデータの読み出しが行われた後に所定の電位へのプリチャージが行われる。一方、ダミーメモリセル12に接続されたダミービット線DBL, xDBLは、ワード線ドライバ13内の比較部135により、ワード線WLがロウレベルになり不活性化することで、センスアンプ19の読み出しを待たずにダミービット線DBL, xDBLの所定の電位へのプリチャージを行うので、サイクル時間Tcyを短縮することができる。詳細には、ワード線ドライバ13には、ダミーメモリセル12に接続された一対のダミービット線DBL, xDBLの電位を比較する比較部135と、比較部135による比較の結果に基づいてダミーメモリセル13に接続されたワード線WLの活性化および不活性化を制御するアンドゲート131と、アンドゲート13
1によりダミーメモリセル12に接続されたワード線WLが不活性化した場合、

時間に依存することなく短縮できる。

ダミーメモリセル12に接続された一対のダミービット線DBL, xDBLの所定の電位へのプリチャージを行うプリチャージ回路134とを設けたので、サイクル時間Tcyを短縮することができる。

また、ワード線WL活性化時間を短くすることで、メモリセル11に接続され 5 たビット線BL, xBLならびにダミーメモリセル13が接続されたダミービッ ト線DBL, xDBLのプリチャージおよびディスチャージによる消費電力を抑 えることができる。

図7は、本発明に係る半導体記憶装置の第2実施形態を示すブロック図である

10 本実施形態に係る半導体記憶装置1 a は、第1実施形態に係る半導体記憶装置 1とほぼ同様な構成であり、同じ構成要素は同じ符号を付して説明を省略し、相 違点のみ説明する。

第1実施形態と第2実施形態の相違点は、ダミーメモリセル12用のワード線ドライバ13と、メモリセル11用のワード線ドライバ13aとを別々に設けた点である。

15

図7に示した半導体記憶装置1aのダミーメモリセル12a用のワード線ドライバ13は、図4に示すワード線ドライバ13とほぼ同様であり、ワード線WLをダミーワード線DWLに読み替えればよい。

図 8 は図 7 に示した半導体記憶装置 1 a のワード線ドライバ 1 3 a の機能回路 20 図である。

ワード線ドライバ13aは、例えば図8に示すように、アンドゲート131a 、およびインバータ132,133を有する。

ワード線ドライバ13aと第1実施形態に係るワード線ドライバ13との相違点は、プリチャージ回路および比較部がない点である。

25 また、アンドゲート131aは、プリデコーダ16からの信号S16のみに基づいて、ワード線WLの活性化および不活性化を行う。

5 ダミーメモリセルDMC 0 1  $\sim$  DMC 0 (n+1) は、共通のダミーワード線D WLにより接続され、ワード線ドライバ 1 3 により駆動される。

図9は、図7に示した半導体記憶装置1aのダミーメモリセルの一部を拡大した機能回路図である。

ダミーメモリセルDMC 1 (n+1) ~DMCm (n+1) は、例えばダミー 10 ワード線WLやワード線WLが接続されずに、一対のダミービット線DBL,x DBLが共通に接続され、ワード線WLは接続されていない。

第1実施形態に係るダミーメモリセルDMCとの相違点は、ダミーメモリセル $DMC1(n+1) \sim DMCm(n+1)$ は、例えば図9に示すように、トランジスタQ15、Q16のゲートが基準電位GNDに接続されている点である。

15 また、ワード線ドライバ13とダミービット線DBL, xDBLは、例えば図 7に示すように、ダミーメモリセルDMC01~DMC0(n+1)に沿って平 行に形成されたワードダミービット線WDBL, xWDBLにより接続されてい る。

図10A~Gは、図7に示した半導体記憶装置1aの動作を説明するためのタ 20 イミングチャートである。図7,10A~Gを参照しながら、半導体記憶装置1 aの動作を第1実施形態と相違点を中心に説明する。

大きな相違点としては、本実施形態に係る半導体記憶装置 1 a では、メモリセル 1 1 に接続されたワード線WLと、ダミーメモリセル 1 2 a のダミーメモリセルDMC 0 1~DMC 0 (n+1) が接続されたダミー線ワード線DWLとに、

25 別々にワード線ドライバ13, 13 a が設けられているためにそれぞれが異なった動作を行う点である。

まず、ワード線WLがロウレベルで不活性状態であり、ビット線BL, xBL およびダミービット線DBL, xDBLはプリチャージされているとする。

時間 t 0 において、図1 0 A に示すようにクロック信号 C K がハイレベルに設定 されると、内部タイミング制御回路1 8 は、図1 0 B に示すようにプリチャージ 回路1 5 にロウレベルのプリチャージイネーブル信号 P R E S 1 8 3 5 5 世力 する(時間 t 1)。

5

10

時間 t 2において、内部タイミング制御回路18が、コントロール信号WEに基づいて信号S182をプリデコーダ16に出力する。プリデコーダ16およびワード線ドライバ13aは、図10C 'に示すようにアドレス信号A [m] および信号S182に基づいて所定のワード線WLをハイレベルに設定してワード線WLを活性化させる。

また、プリデコーダ16およびワード線ドライバ13は、図10Cに示すよう にアドレス信号A [m] および信号S182に基づいてダミーワード線DWLを ハイレベルに設定してダミーワード線DWLを活性化させる。

15 詳細には、図4に示すように、アンドゲート131では、比較部135からハイレベルの信号S135およびプリデコーダ16から所定のハイレベルの信号S16が入力されると、ハイレベルの信号S131を出力し、インバータ132,136分して、ダミーワード線DWLをハイレベルに設定する(時間t2)。

ダミーワード線DWLが活性化されると、図10Dに示すようにダミーメモリセ 20 ル12に接続されたワードダミービット線WDBL, xWDBLおよびダミービット線DBL, xDBLがディスチャージされる。

また、ワード線WLが活性化されると、図10Eに示すようにメモリセル11 に接続されたビット線BL, xBLがディスチャージされる。

比較部14では、図10Dに示すように時間 t3において、ダミービット線DB 25 L, xDBLの電位差が閾値Vthcomp 以下であることを検出すると、タイミン グ信号としてロウレベルの信号S14をタイミング線TLを介して内部タイミン

グ制御回路18に出力する。内部タイミング制御回路18ではその信号S14が 入力されると、図10Fに示すようにセンスアンプ19にセンスイネーブル信号 SAEとしてハイレベルのパルス信号S181を出力する(時間 t4)。

センスアンプ19は、パルス信号S181に基づいて所定のメモリセルMCの データが出力された所定のビット線BL, xBL上のデータを読み出し、図10 Gに示すように信号O[n]として出力する。

10

25

アンドゲート131aでは、ロウレベルの信号S135が入力されるとロウレベルの信号S131を出力し、インバータ132, 133により図10Cに示すように、ダミーワード線DWLをロウレベルに設定してダミーワード線DWLを不活性化する(時間 t 5)。

一方、比較部14によりダミーメモリセルDMC0(n+1)~DMCm(n+1)が接続されたダミービット線DBL, xDBLの電位差が、閾値Vthcomp以下であることを検出すると、タイミング信号として信号S14をタイミング線TLを介して内部タイミング制御回路18に出力する。

内部タイミング制御回路18では、信号S14が入力されると信号S182を 20 プリデューダ16に出力し、所定のワード線ドライバ13aに、ワード線WLを ロウレベルにオフ状態、つまり不活性化させる (時間 t 5 ')。

ワード線ドライバ13のプリチャージ回路134では、時間 t5において、ワード線WLがロウレベルの場合には、トランジスタQ1~3がオン状態になり、図10Dに示すようにワードダミービット線WDBL, xWDBLおよびダミービット線DBL, xDBLをプリチャージする(時間 t6)。

この際、ダミービット線DBL, xDBLでは、ディスチャージされている時

間 t  $2\sim t$  6 間では、ダミービット線DBL,x DBLの電位差が小さくなり続け、時間 t 6 においてダミービット線DBL,x DBLの電位差が0 となる前に所定の電位へのプリチャージが行われ電源電圧V c c となる。

このため本実施形態では図10Dに示すように、ダミービット線DBL, xD BLを電源電圧Vc c よりも小さい電位差Vs d をプリチャージする。

5

10

25

図10Bに示すように、時間 t 7において、内部タイミング制御回路18は、ハイレベルのプリチャージイネーブルPRE信号S183をプリチャージ回路15に出力すると、プリチャージ回路15は時間 t 8においてビット線BL,x BLのプリチャージを行い、時間 t 9でビット線BLの電位が電源電圧V c c に設定される。

この際、時間 t 8 においてビット線BLの電位が O となる前に所定の電位へのプリチャージが行われ電源電圧 V c c となる。このため、本実施形態では図 1 O Eに示すように、ビット線BLを電源電圧 V c c よりも小さい電位 V s をプリチャージし、所定の電位にプリチャージする。

サイクル時間は、読み出し動作が始まる時間 t 0 から終了時間 t 9 である。
 以上説明したように、本実施形態では、ダミーメモリセル12a用のワード線ドライバ13と、メモリセル11用のワード線ドライバ13aとを別々に設けたので、例えば既存のメモリセル11の周囲にダミーメモリセル12aおよびワード線ドライバ13を設けることで、メモリセル11に変更を加えることなく実現の
 可能である。

また、本実施形態に係る半導体記憶装置1 a では、第1実施形態と比べて比較 部が少なくすることができる。

また、ダミーワード線DWL活性化時間を短くすることで、ダミーメモリセル 13が接続されたダミービット線DBL、xDBLのプリチャージおよびディス チャージによる消費電力を抑えることができる。

なお、本発明は本実施の形態に限られるものではなく、任意好適な種々の改変

が可能である。

15

実施形態では、メモリセルとしてSRAMやROM等を説明したが、この形態に限られるものではない。例えば、ダミーメモリセルによるタイミング信号によりメモリ動作を制御する半導体記憶装置に適用できる。

5 また、実施形態ではダミーメモリセルDMCをメモリセル11に隣接して形成したが、ダミーメモリセルDMCの形成位置は、この形態に限られるものではない。読み出し動作のためのタイミング信号を適切に出力することができ、ダミービット線DBL、xDBLのプリチャージ開始時間を制御できればよい。

本発明によれば、ダミーメモリセルによりタイミング信号を生成する半導体記10 憶装置において、読み出しのサイクル時間をダミーメモリセルに接続されたダミービット線のプリチャージ時間に依存することなく短縮できる半導体記憶装置、および半導体記憶装置の読み出し方法を提供することができる。

また、本発明によれば、ビット線のプリチャージおよびディスチャージによる 消費電力を抑えることができる半導体記憶装置、および半導体記憶装置の読み出 し方法を提供することができる。

#### 産業上の利用可能性

以上のように、本発明にかかる半導体装置、および半導体装置の読み出し方法は、読み出しタイミングを向上できることから、SRAM、ROM、DRAMな 20 どの半導体記憶装置に適応可能である。

. . . .

### 請求の範囲

- 1. 制御ラインと第1のデータ供給ラインを駆動して特定される第1データ保持回路と、
- 5 前記制御ラインと第2のデータ供給ラインを駆動して特定され、前記第1データ保持回路の隣接した位置に設けられた第2データ保持回路と、

前記第2データ保持回路の出力レベルを検出し、該検出結果と閾値との比較結果に応じてタイミング信号を発生する比較回路と、

前記第1データ保持回路からデータを読み出す際、前記比較器のタイミング信 号に応じて前記第1の制御ラインを駆動する駆動回路と

を備えた半導記憶装置。

10

2. 前記制御ラインをワードラインとし、前記第1と第2のデータ供給ラインをビットラインとする

請求項1に記載の半導体記憶装置。

15 3. 前記比較回路のタイミング信号に応じて、前記駆動回路により制御ラインを 不活性化させ、前記第2データ保持回路のバイアスを所定レベルに設定するプリ チャージする制御回路を有する

請求項1に記載の半導体記憶装置。

- 4. 前記第2データ保持回路を前記第1データ保持回路ごとに設けた
- 20 請求項1に記載の半導体記憶装置。
  - 5. 第1制御ラインと第1のデータ供給ラインを駆動して特定される第1データ 保持回路と、

第2制御ラインと第2のデータ供給ラインを駆動して特定され、前記第1データ保持回路の隣接した位置に設けられた第2データ保持回路と、

25 前記第2データ保持回路の出力レベルを検出し、該検出結果と閾値との比較結果に応じてタイミング信号を発生する第1比較回路と、

前記第1データ保持回路からデータを読み出す際、前記比較器のタイミング信 号に応じて前記第1の制御ラインを駆動する第1駆動回路と、

前記第2制御ラインのレベルを検出し、該検出結果と閾値との比較し結果に応じて第2のタイミング信号を発生する第2の比較回路と、

5 前記第1データ保持回路からデータを読み出す際、前記第2の比較器のタイミング信号に応じて前記第2の制御ラインを駆動する第2駆動回路と

を備えた半導記憶装置。

- 6. 前記第1と第2の制御ラインをワードラインとし、前記第1と第2のデータ 供給ラインをビットラインとする
- 10 請求項5に記載の半導体記憶装置。
  - 7. 前記前記第1比較回路のタイミング信号に応じて、前記駆動回路により制御 ラインを不活性化させ、前記第2データ保持回路のバイアスを所定レベルに設定 するプリチャージする制御回路を有する

請求項5に記載の半導体記憶装置。

15 8. 前記第2データ保持回路を前記第1データ保持回路の行方向と列方向に設け た

請求項5に記載の半導体記憶装置

- 9. ワード線および一対の第1のビット線に接続された第1のメモリセルと、 ワード線および一対の第2のビット線に接続された第2のメモリセルと、
- 20 少なくとも、前記ワード線を共通のタイミングで活性化させるワード線ドライバと、

を有し、

25

前記第1のメモリセルからデータの読み出しを行う場合には、前記第2のメモリセルに接続された前記第2のビット線のレベルに応じて、前記データの読み出しのタイミングを決定する半導体記憶装置であって、

前記ワード線ドライバは、前記一対の第2のビット線の電位差が予め設定され

た値になると、少なくとも前記第2のメモリセルに接続された前記ワード線を不 活性化させて前記第2のメモリセルに接続された前記第2のビット線の所定の電 位へのプリチャージを行う

半導体記憶装置。

- 5 10. 前記ワード線ドライバは、前記一対の第2のビット線に接続され、前記一対の第2のビット線の電位を比較する比較部と、前記比較部による比較の結果、前記一対の第2のビット線の電位差が予め設定された値になると、少なくとも前記第2のメモリセルに接続された前記ワード線を不活性化するワード線制御部と、前記ワード線制御部により前記第2のメモリセルに接続されたワード線が不活
- 10 性化した場合、前記第2のメモリセルに接続された一対の第2のビット線の所定の電位へのプリチャージを行うプリチャージ回路とを含む

請求項9に記載の半導体記憶装置。

- 11. 前記ワード線に、前記第1のメモリセル、前記第2のメモリセル、および前記ワード線ドライバが共通に接続され、
- 15 前記ワード線ドライバは、前記ワード線を共通のタイミングで活性化させ、前記一対の第2のビット線の電位差が予め設定された値になると、前記第1および第2のメモリセルに接続された前記ワード線を不活性化させて前記第2のメモリセルに接続された前記第2のビット線の所定の電位へのプリチャージを行う請求項9に記載の半導体記憶装置。
- 20 12. ワード線および一対の第1のビット線に接続されている第1のメモリセル と、前記第1のビット線に接続されているセンスアンプと、

前記第1のビット線を所定の電位へのプリチャージを行う第1のプリチャージ 回路と、

前記ワード線および一対の第2のビット線に接続されている第2のメモリセル 25 と、

前記一対の第2のビット線の電位を比較し、電位差が予め設定された値になる

とタイミング信号を生成する第1の比較部と、

前記ワード線および前記一対の第2のビット線に接続され、少なくとも前記ワード線の電位に基づいて前記第2のビット線の所定の電位へのプリチャージを行うワード線ドライバと、

 前記第1のビット線および前記第2のビット線がプリチャージした状態で前記 ワード線ドライバに前記ワード線を活性化させて前記第1のビット線および前記 第2のビット線をディスチャージさせ、前記一対の第2のビット線の電位差が前 記予め設定された値になると前記第1の比較部から出力されるタイミング信号に 基づいて前記センスアンプに前記第1のビット線の電位差を検出させた後、前記
 第1のプリチャージ回路に前記第1のビット線を所定の電位へのプリチャージを 行わせる制御回路と

を有し、

前記ワード線ドライバは、

前記一対の第2のビット線の電位を比較し、電位差が予め設定された値になる 15 とタイミング信号を生成する第2の比較部と、

少なくとも前記第2の比較部が生成したタイミング信号に基づいて前記第2の メモリセルに接続された前記ワード線を不活性化するワード線制御部と、

前記ワード線が不活性化した場合に前記第2のメモリセルに接続された一対の 前記第2のビット線の所定の電位へのプリチャージを行う第2のプリチャージ回

20 路と

を含む半導体記憶装置。

13. 第1のワード線および一対の第1のビット線に接続されている第1のメモ リセルと、

前記第1のビット線に接続されているセンスアンプと、

25 前記第1のビット線を所定の電位へのプリチャージを行う第1のプリチャージ 回路と、前記第1のワード線に接続され、前記第1のワード線の活性化および不

活性化を行う第1のワード線ドライバと、

第2のワード線および一対の第2のビット線に接続されている第2のメモリセルと、

前記一対の第2のビット線の電位を比較し、電位差が予め設定された値になる 5 とタイミング信号を生成する第1の比較部と、

前記第2のワード線および前記一対の第2のビット線に接続され、少なくとも 前記第2のワード線の電位に基づいて前記第2のビット線の所定の電位へのプリ チャージを行う第2のワード線ドライバと、

前記第1のビット線および前記第2のビット線がプリチャージした状態で前記 10 第1および第2のワード線ドライバに前記第1および第2のワード線を活性化させて前記第1のビット線および前記第2のビット線をディスチャージさせ、前記一対の第2のビット線の電位差が前記予め設定された値になると前記第1の比較部から出力されるタイミング信号に基づいて前記センスアンプに前記第1のビット線の電位差を検出させた後、前記第1のプリチャージ回路に前記第1のビット 線を所定の電位へのプリチャージを行わせる制御回路と

を有し、

前記第2のワード線ドライバは、

前記一対の第2のビット線の電位を比較し、電位差が予め設定された値になる とタイミング信号を生成する第2の比較部と、

20 少なくとも前記第2の比較部が生成したタイミング信号に基づいて前記第2の メモリセルに接続された前記第2のワード線を不活性化するワード線制御部と、 前記第2のワード線が不活性化した場合に前記第2のメモリセルに接続された 一対の前記第2のビット線の所定の電位へのプリチャージを行う第2のプリチャ ージ回路と

- 25 を含む半導体記憶装置。
  - 14. ワード線および一対の第1のビット線に接続された第1のメモリセルと、

ワード線および一対の第2のビット線に接続された第2のメモリセルと、少なく とも、前記ワード線を共通のタイミングで活性化させるワード線ドライバとを有 する半導体記憶装置の読み出し方法であって、

前記第1のメモリセルからデータの読み出しを行う場合には、前記第2のメモ 5 リセルに接続された前記第2のビット線のレベルに応じて、前記データの読み出 しのタイミングを決定し、

前記一対の第2のビット線の電位差が予め設定された値になると、前記ワード線ドライバが、少なくとも前記第2のメモリセルに接続された前記ワード線を不活性化させて前記第2のメモリセルに接続された前記第2のビット線の所定の電位へのプリチャージを行う

半導体記憶装置の読み出し方法。

10

25

- 15. 前記一対の第2のビット線に接続された前記ワード線ドライバ内の比較部が、前記一対の第2のビット線の電位を比較し、前記比較部による比較の結果、前記一対の第2のビット線の電位差が予め設定された値になると、前記第2のメモリセルに接続された前記ワード線ドライバ内のワード線制御部が前記ワード線を不活性化し、前記ワード線制御部により前記第2のメモリセルに接続されたワード線が不活性化した場合、前記ワード線ドライバ内のプリチャージ回路が前記第2のメモリセルに接続されたワード線が不活性化した場合、前記ワード線ドライバ内のプリチャージ回路が前記第2のメモリセルに接続された一対の第2のビット線の所定の電位へのプリチャージを行う
- 20 請求項14に記載の半導体記憶装置の読み出し方法。
  - 16. 前記ワード線には、前記第1のメモリセル、前記第2のメモリセル、および前記ワード線ドライバが共通に接続され、前記ワード線ドライバが、前記ワード線を共通のタイミングで活性化させ、前記一対の第2のビット線の電位差が予め設定された値になると、前記第1および第2のメモリセルに接続された前記ワード線を不活性化させて前記第2のメモリセルに接続された前記第2のビット線の所定の電位へのプリチャージを行う

請求項14に記載の半導体記憶装置の読み出し方法。





FIG. 2



<u>MC</u>

FIG. 3







FIG. 4



PCT/JP2004/009885 WO 2005/004165








FIG. 8








FIG. 9



 $DMC1(n+1) \sim DMCm(n+1)$ 







#### 符号の説明

- 1, 1 a ··· 半導体記憶装置
- 11…メモリセル
- 12…ダミーメモリセル
- 13,13a…ワード線ドライバ
- 1 4 …比較部
- 15…プリチャージ回路
- 16…プリデコーダ
- 17…パルス生成部
- 18…内部タイミング制御回路
- 19…センスアンプ
- 131…アンドゲート
- 132, 133…インパータ
- 134…プリチャージ回路
- 135…比較部
- A [m] …入力アドレス信号
- BLn, xBLn…ピット線
- CK…クロック信号
- DBL, xDBL…ダミービット線・
- DMC…ダミーメモリセル
- DWL…ダミーワード線
- MC…メモリセル
- PC…プリチャージ回路
- Q1~Q3, Q11~16…トランジスタ
- TL…タイミング線

Vcc…電源電圧

WDBL, xWDBL…ワードダミービット線

DWL…ダミーワード線

WL…ワード線

#### INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/009885

			.004/009883				
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl <sup>7</sup> G11C11/413							
According to International Patent Classification (IPC) or to both national classification and IPC							
B. FIELDS SE.							
Minimum documentation searched (classification system followed by classification symbols)  Int.Cl <sup>7</sup> G11C11/413							
	searched other than minimum documentation to the exten						
Jitsuyo	Shinan Koho 1922-1996 Jit	tsuyo Shinan Toroku Koho roku Jïtsuyo Shinan Koho	1996-2004 1994-2004				
Electronic data b	pase consulted during the international search (name of de	ata base and, where practicable, search te	rms used)				
	,		·				
C. DOCUMEN	VTS CONSIDERED TO BE RELEVANT						
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.				
. х	JP 9-128958 A (Sony Corp.),		1-4,9-12,				
Y	16 May, 1997 (16.05.97), Par. No. [0029]; Fig. 3	,	14-16 5-8,13				
-	(Family: none)		. 5-0,13				
¥	JP 2001-521262 A (Artisan Com 06 November, 2001 (06.11.01), Fig. 1 & WO 1999/022376 A1 & AU		5-8,13				
		1025565 A1					
X A	JP 6-349280 A (Matsushita Ele Co., Ltd.), 22 December, 1994 (22.12.94), Full text; all drawings (Family: none)	•	1,2 3-16				
		. 1					
<u> </u>	ocuments are listed in the continuation of Box C.	See patent family annex.					
* Special categories of cited documents:  "A" document defining the general state of the art which is not considered to be of particular relevance  "E" earlier application or patent but published on or after the international filing date  "L" document which may throw doubts on priority claim(s) or which is		"T" later document published after the inte date and not in conflict with the applic the principle or theory underlying the i	cation but cited to understand invention				
		"X" document of particular relevance; the considered novel or cannot be consistent when the document is taken alone	idered to involve an inventive				
cited to est	ablish the publication date of another citation or other	"Y" document of particular relevance; the	claimed invention cannot be				
special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means		considered to involve an inventive combined with one or more other such	documents, such combination				
"P" document published prior to the international filing date but later than the priority date claimed		being obvious to a person skilled in the "&" document member of the same patent	e art				
	al completion of the international search ober, 2004 (20.10.04)	Date of mailing of the international sear . 16 November, 2004					
	ng address of the ISA/ se Patent Office	Authorized officer					
	se racenc Office	Tolonhous No					
Facsimile No.		Telephone No.					

Form PCT/ISA/210 (second sheet) (January 2004)

A. 発明の原	属する分野の分類(国際特許分類(IPC))		
Int. Cl	7 G11C 11/413		
B. 調査を行	ニーナ八郎		
	Tった分野 J小限資料(国際特許分類(IPC))		
Int. Cl	<sup>7</sup> G11C 11/413	· ·	
			<u> </u>
	トの資料で調査を行った分野に含まれるもの		
	<b>案公報</b> 1922-1996年	•	
日本国公開実	用新案公報 1971-2004年	•	
	案登録公報 1996-2004年	•	
日本国登録実	用新案公報 1994-2004年		
国際調査で使用	<b>月した電子データベース(データベースの名称、</b>	調査に使用した用語)	
			•
·			
			<del></del>
	6と認められる文献		1,
引用文献の カテゴリー*	TO THE PARTY OF		関連する 請求の範囲の番号
$\mathbf{X}^{-1}$ .	JP 9-128958 A (ソニーオ	朱式会社)	1-4, 9-12,
	1997.05.16, [0029]		14-16
	1001.00.10, 10025	(, ) (, ) (, ) (, ) (, )	14-10
(	• •		
Y '		•	5-8, 13
Y '	JP 2001-521262 A (	アーティサン・コンポーネンツ	5-8, 13
	・インコーポレーテッド) 2001	. 11. 06. 第1図	
· ·	& WO 1999/022376 A1	& ATT 9910968 A	
}	& US 5999482 A & EP		,
	0 0 0 5 5 5 5 5 4 6 2 A 0 E P	1025565 A1	· ·
C time of the	hand states secretary to a second		L
	きにも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。
* 引用文献。	Dカテゴリー	の日の後に公表された文献	1
	車のある文献ではなく、一般的技術水準を示す	「丁」国際出願日又は優先日後に公表	された文献であって
もの	TO SOUTH CHOICE ( MANDEMANTEAL)	出願と矛盾するものではなく、	
	頭日前の出願または特許であるが、国際出願日	の理解のために引用するもの	2010/水土人は左腕
	公表されたもの	「X」特に関連のある文献であって、	4該文献の7,788円
	E張に疑義を提起する文献又は他の文献の発行	の新規性又は進歩性がないと考	
日若しく	くは他の特別な理由を確立するために引用する	「Y」特に関連のある文献であって、	
	里由を付す)	上の文献との、当業者にとって	
	よる開示、使用、展示等に言及する文献	よって進歩性がないと考えられ	
	質日前で、かつ優先権の主張の基礎となる出願	「&」同一パテントファミリー文献	
	The state of the s		<u> </u>
国際調査を完了		国際調査報告の発送日 16.11.2	004
·	20. 10. 2004	10.11.2	· · · · · · · · · · · · · · · · · · ·
	D名称及びあて先 国特許庁 (ISA/JP)	特許庁審査官(権限のある職員) 加藤 俊哉	5N 9554
郵便番号100-8915		WHIRE EXHA	
東京都千代田区霞が関三丁目4番3号   電話番号 03-3581-1101 内線 354			
			1 1/25 3 3 42 3

C (続き). 関連すると認められる文献				
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号		
X	JP 6-349280 A (松下電器産業株式会社) 1994.12.22,全文,全図(ファミリーなし)	1, 2		
Α		3-16		
-		·		
}.				
		·		
, .				
		·		
1				
		,		

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:				
☐ BLACK BORDERS				
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES				
☐ FADED TEXT OR DRAWING				
BLURRED OR ILLEGIBLE TEXT OR DRAWING				
☐ SKEWED/SLANTED IMAGES				
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS				
☐ GRAY SCALE DOCUMENTS				
☐ LINES OR MARKS ON ORIGINAL DOCUMENT				
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY				

## IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.